# PATENT ABSTRACTS OF JAPAN

U3-9805-TS-B (7)

(11)Publication number:

05-291507

(43)Date of publication of application: 05.11.1993

(51)Int.Cl.

H01L 27/04 H01L 27/06

(21)Application number: 04-085163

(71)Applicant:

**FUJITSU LTD** 

(22)Date of filing:

07.04.1992


(72)Inventor: **FUNAKI TETSUJI** 


NISHIZONO KAZUNORI KOKUBU MASATOSHI WATAI TAKAHIRO

### (54) DIFFUSED RESISTOR

(57)Abstract:

PURPOSE: To prohibit the operation of a parasitic transistor composed of the diffused resistance region, the island region and the semiconductor substrate of a semiconductor device such as a bipolar transistor. CONSTITUTION: A semiconductor substrate 1, an island region 4 which is separated from the semiconductor substrate 1 by a p-n junction and a resistance region 5 which is formed in the island region 4 and has a conductivity type opposite to that of the island region 4 are provided. Diodes 14 and 15 such as Schottky diodes which have forward voltages lower than the operating voltage of a parasitic transistor composed of the semiconductor substrate 1, the island region 4 and the resistance region 5 are connected between the island region 4 and the resistance region 5 to prevent the operating voltage of the parasitic transistor from being applied to the island region 4 which is the base of the parasitic transistor. (A). Or, the island region 4 is connected to a power supply or a ground through a capacitor 16 to prevent the operating voltage of the parasitic transistor from being applied to the island region 4 which is the base of the parasitic transistor (B).





### **LEGAL STATUS**

[Date of request for examination]

05.04.1999

[Date of sending the examiner's decision of rejection]

08.05.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-291507

(43)公開日 平成5年(1993)11月5日

(51) Int. C1.5

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 27/04

27/06

R 8427 - 4 M

7210 - 4 M

H01L 27/06 101 D

審査請求 未請求 請求項の数7

(全8頁)

(21)出願番号。

(22)出願日

1333

特願平4-85163

平成4年(1992)4月7日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 船木 哲司

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

西蘭 和則 (72)発明者

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

国分 政利 (72)発明者

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)

最終頁に続く


### (54) 【発明の名称】拡散抵抗


# (57) 【要約】

【目的】。拡散抵抗とその拡散抵抗を用いたパイポーラ 集積回路装置等の半導体装置に関し、高電圧信号が加わ っても、抵抗領域ー島領域ー半導体基板によって構成さ れる寄生トランジスタが動作しない拡散抵抗と半導体装 置を提供する。

【構成】 半導体基板1と、この半導体基板1とpn接 合分離された島領域4と、この島領域4に形成された島 領域4とは逆導電型の抵抗領域5を有し、この島領域4 と抵抗領域5の間に、この寄生トランジスタの動作電圧。 より低い順方向電圧を有するショットキーダイオード等 のダイオード14、15を接続して、寄生トランジスタ のベースとなる島領域4に寄生トランジスタの動作可能 な電圧がかからないようにした(図1(A))。また、 この島領域4を容量16を介して電源もしくはグランド に接続して、寄生トランジスタのベースとなる島領域4 に寄生トランジスタの動作電圧がかからないようにした (図1 (B))。

# 奥施例および第2実施例の





2・ ロシェアタキシャル成長層

3:p型第子分離領域

4: n型島領域

5: p型抵抗領域

6: ntコンタクト領域

8, 9, 10:コンタクトホール

11.12.13:電極

14, 15: >=+++-91#-1

16:容量

### 【特許請求の範囲】

【請求項1】 半導体基板と、該半導体基板とpn接合 分離された島領域と、該島領域に形成された島領域とは 逆導電型の抵抗領域を有し、該島領域と該抵抗領域の高 電圧端の間に、該半導体基板と島領域と抵抗領域とで形 成される寄生トランジスタの動作電圧より低い順方向電 圧を有するダイオードを順方向に接続されてなることを 特徴とする拡散抵抗。

【請求項2】 半導体基板と、該半導体基板とpn接合 分離された島領域と、該島領域に形成された島領域とは 10 逆導電型の抵抗領域を有し、該島領域と該抵抗領域の両 端との間に、該半導体基板と島領域と抵抗領域とで形成 される寄生トランジスタの動作電圧より低い順方向電圧 を有するダイオードをそれぞれ順方向に接続されてなる ことを特徴とする拡散抵抗。

【請求項3】 半導体基板と島領域と抵抗領域とで形成 される寄生トランジスタの動作電圧より低い順方向電圧 を有するダイオードが、抵抗領域が形成されている島領 域内に形成されてなることを特徴とする請求項1または 請求項2に記載の拡散抵抗。

【請求項4】 半導体基板と島領域と抵抗領域とで形成 される寄生トランジスタの動作電圧より低い順方向電圧 を有するダイオードが、ガードリングを有することを特 徴とする請求項3に記載の拡散抵抗。

【請求項5】 半導体基板と、該半導体基板とpn接合 分離された島領域と、該島領域に形成された島領域とは 逆導電型の抵抗領域を有し、該島領域を容量を介して電 源もしくはグランドに接続されてなることを特徴とする 拡散抵抗。

【請求項6】 島領域を電源もしくはグランドに接続す 30 る容量が集積回路内部に形成されていることを特徴とす る請求項5に記載の拡散抵抗。

【請求項7】 島領域を電源もしくはグランドに接続す る容量が外付け部品によって形成されていることを特徴 とする請求項5に記載の拡散抵抗。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、拡散抵抗およびそれを 用いたバイポーラ集積回路装置等の半導体装置に関す る。

[0002]

【従来の技術】従来、集積化された半導体装置において は、pn接合によって回路素子を形成する島領域を形成 し、その島領域に抵抗、容量等の受動回路素子、トラン ジスタ等の能動回路素子を形成することが多用されてい る。図5(A), (B)は、従来の拡散抵抗の一例の構 成説明図である。この図において、61はp型半導体基 板、62はn型エピタキシャル成長層、63はp型素子 分離領域、64はn型島領域、65はp型抵抗領域、6 **6は絶縁膜、67、68はコンタクトホール、69、7 50 プ回路説明図である。この回路は、電話交換機におけ** 

0は配線層である。

【0003】この図は、従来の集積化半導体装置の拡散 抵抗が形成されている部分を示し、図5(A)は断面 図、図5(B)はその等価回路を示している。

【0004】まず、従来の拡散抵抗の構成を説明する と、図5(A)に示されるように、p型半導体基板61 の上にn型エピタキシャル成長層62を形成し、このn 型エピタキシャル成長層62の表面から選択的にp型不 純物を拡散して p 型素子分離領域 6 3 を形成して素子を 形成するn型島領域64を画定し、このn型島領域64 にp型不純物を導入することによってp型抵抗領域65 を形成し、その上に絶縁膜66を形成し、この絶縁膜6 6のp型抵抗領域65の両端に相当する部分にコンタク トホール67,68を形成し、このコンタクトホール6 7,68を介して配線層69,70を形成している。

【0005】上記のn型島領域と同様の他のn型島領域 に、トランジスタ等の能動回路素子や容量等の受動回路 素子が形成されて集積回路装置が構成される。そして、 各n型島領域に形成された回路素子は、素子間分離領域 20 に集積回路内の最も低い電圧 (Most Negati ve Voltage) が与えられて互いに電気的に分 離される。なおn型半導体基板を用い、p型島領域が形 成される場合は、印加する電圧の関係を逆にすることに よってこれと同様の効果を生じる。

【0006】図5(A)示された拡散抵抗において問題 になるのは、図5(B)に示されるように、p型半導体 基板61-n型島領域64-p型抵抗領域65によって 寄生pnpトランジスタが形成されることである。

【0007】この寄生pnpトランジスタが何らかの電 圧の変動によって動作して、p型抵抗領域65とp型半 導体基板61の間を導通すると、p型抵抗領域65の抵 抗値が設計値から外れるばかりでなく、このp型抵抗領 域65を含む集積回路が誤動作する恐れがある。

【0008】通常は、この寄生pnpトランジスタを動 作させないように、p型抵抗領域65を形成しているn 型島領域64に集積回路の最も高い電圧(Most p ositive Voltage) を与えるか、n型島 領域64をp型抵抗領域65の電位の高い側と短絡され る。

[0009] 40

> 【発明が解決しようとする課題】しかしながら、このよ うに寄生pnpトランジスタを動作させないように、p 型抵抗領域65が形成されているn型島領域64に集積 回路の最も高い電圧を与えていても、センサーに接続さ れる集積回路等においては、この最も高い電圧よりも高 いピーク電圧値をもつ大振幅の交流信号が入力されるこ とがあり、そのような場合は、寄生pnpトランジスタ が動作し、集積回路を誤動作させるおそれがある。

> 【0010】図6は、電話交換機におけるリングトリッ

30

3

る、Tг1, Tг2. Tг3 からなるカレントミラー構成を 採用したリングトリップ回路の一例であるが、回路自体 が最高電圧10~20 V程度で設計されているのに対し て、入力端に加わるベル信号のピーク電圧は100V~ 120 Vに達するため、このベル信号によって、入力端 に接続される拡散抵抗Rと、この拡散抵抗を形成してい るエピタキシャル層と半導体基板とによって構成される 寄生トランジスタが動作し、拡散抵抗Rと半導体基板を 導通させるため、この抵抗を含む集積回路を誤動作させ

【0011】このような場合には、抵抗として個別抵抗 素子を用いるほかはないが、そのようにすると高集積化 する上で障害になる。また誘電体分離技術を用いて抵抗 領域を分離することも考えられるが、この方法はコスト 髙を招くため現実的でない。

【0012】本発明は、高電圧信号が加わっても、抵抗 領域ー島領域ー半導体基板によって構成される寄生トラ ンジスタが動作しない拡散抵抗あるいはそれを用いた半 導体装置を提供することを目的とする。

【課題を解決するための手段】本発明にかかる拡散抵抗 においては、半導体基板と、該半導体基板とpn接合分 雕された島領域と、該島領域に形成された島領域とは逆 導電型の抵抗領域を有し、該島領域と該抵抗領域の高電 圧端、または、該島領域と該抵抗領域の両端の間に、該 半導体基板と島領域と抵抗領域とで形成される寄生トラ ンジスタの動作電圧より低い順方向電圧を有する、ショ ットキーダイオードのようなダイオードを順方向に接続 された構成を採用した。

【0014】本発明にかかる他の拡散抵抗においては、 半導体基板と、該半導体基板とpn接合分離された島領 域と、該島領域に形成された島領域とは逆導電型の抵抗 領域を有し、該島領域を容量を介して電源もしくはグラ ンドに接続された構成を採用した。

### [0015]

【作用】本発明の拡散抵抗においては、半導体基板と、 該半導体基板とpn接合分離された島領域と、該島領域 に形成された島領域とは逆導電型の抵抗領域を有し、該 島領域と該抵抗領域の高電圧端、または、該島領域と該 抵抗領域の両端の間に、半導体基板と島領域と抵抗領域 40 とで形成される寄生トランジスタの動作電圧より低い順 方向電圧を有する、ショットキーダイオードのようなダ イオードを順方向に接続することによって、寄生トラン ジスタのエミッタ電極になる拡散抵抗とペース電極にな る島領域の間の電位差が、そのダイオードの順方向電圧 である0.3~0.4 V程度に固定されるため、通常 0.6~0.8 Vである寄生トランジスタの動作電圧に 達することがなく、この寄生トランジスタが動作するこ とによる集積回路の誤動作を防ぐことができる。

【0016】また、本発明の他の拡散抵抗においては、

半導体基板と、該半導体基板とpn接合分離された島領 域と、該島領域に形成された島領域とは逆導電型の抵抗 領域を有し、該島領域を容量を介して電源もしくはグラ ンドに接続することによって、島領域の電位が交流信号 の最高電位からVBEだけ低い電位にピークホールドされ るために、この寄生トランジスタが動作せず、この抵抗 を含む半導体回路の誤動作を防ぐことができる。

### [0017]

【実施例】以下、本発明の実施例の拡散抵抗とこの拡散 10 抵抗を用いた半導体装置について説明する。図1

(A), (B)は、第1実施例および第2実施例の拡散 抵抗の構成説明図である。この図において、1はp型半 導体基板、2はn型エピタキシャル成長層、3はp型素 子分離領域、4はn型島領域、5はp型抵抗領域、6は n+ コンタクト領域、7は絶縁膜、8,9,10はコン タクトホール、11, 12, 13は電極、14, 15は ショットキーダイオード、16は容量である。

【0018】 (第1実施例) 図1 (A) は、第1実施例 の拡散抵抗の構成説明図である。この実施例の拡散抵抗 20 においては、p型半導体基板1の上にn型エピタキシャ ル成長層2を形成し、このn型エピタキシャル成長層2 の表面から選択的にp型不純物を拡散してp型素子分離 領域3を形成して拡散抵抗を形成するためのn型島領域 4を画定し、このn型島領域4にp型不純物を導入する ことによってp型抵抗領域5を形成し、n型島領域4の 一部にn型不純物を型濃度に導入することによってn<sup>+</sup> コンタクト領域6を形成し、その上に絶縁膜7を形成し た後、この絶縁膜7のp型抵抗領域5の両端に相当する 部分およびn型島領域4のn<sup>+</sup> コンタクト領域6に相当 する部分にコンタクトホール8,9,10を形成し、こ れらのコンタクトホールを介して電極11,12,13 を形成し、n型島領域4のn+ コンタクト領域6に形成 された電極13とp型抵抗領域5の両端に形成された電 極11,12の間に、ショットキーダイオード14,1 5を順方向に接続している。

【0019】このように構成すると、p型抵抗領域5の どの端部の電極11,12に大振幅の信号が印加されて も、それぞれの電極11,12からn型島領域4に形成 された電極13に0.3~0.4V程度の順方向電圧を 有するショットキーダイオード14,15が接続されて いるから、n型島領域4からp型抵抗領域5をみた電圧 差が0.3~0.4 V程度に維持され、p型抵抗領域5 -n型島領域4-p型半導体基板1によって構成される 寄生トランジスタを動作させることがなく、この拡散抵 抗を構成回路素子の一部として用いた半導体装置を誤動 作させることがない。

【0020】なお、上記の実施例とは逆に、n型半導体 基板の上にp型島領域を形成し、その上にn型抵抗領域 を形成した場合は、ショットキーダイオードの極性を逆 50 にすることによって前記と同様の効果を得ることができ

る。

【0021】図2(A), (B)は、第1実施例の動作 原理説明図である。この図において使用した符号は図1 において同符号を付して説明したものと同じである。

【0022】この実施例の拡散抵抗は、図1(A)によ って説明したように、p型半導体基板1の上に形成され たn型エピタキシャル成長層2にp型素子分離領域3を 形成してn型島領域4を形成し、このn型島領域4にp 型不純物を導入して p型抵抗領域 5 を形成している。

域5とn型島領域4の間にショットキーダイオード14 を順方向に接続すると、等価的には、図2(A)のよう に、p型抵抗領域5をエミッタEとし、n型島領域4を ベースBとし、p型半導体基板1をコレクタCとする寄 生トランジスタが形成され、この寄生トランジスタのエ ミッタEとペースBの間にショットキーダイオード14 が順方向に接続されることになる。

【0024】したがって、図2(B)に示されるよう に、p型抵抗領域5である寄生トランジスタのエミッタ **Eに正の高電圧の入力信号が加わった場合には、ショッ 20 ードをガードリングによって包囲してリーク電流を低減** トキーダイオード14に順方向電流が流れて、寄生トラ ンジスタのエミッタEとベースBの間の電圧をショット キーダイオード14の順方向電圧(Vr)である0.3 ~0. 4 V程度に維持し、この寄生トランジスタのエミ ッタとコレクタの間が導通するのを防ぐことができる。 【0025】図3(A)~(E)は、第1実施例におけ るショットキーダイオードの構成説明図である。

【0026】この実施例においては、図1(A)に記号 で示したとおりショットキーダイオード単体を外付け部 品として接続してもよいが、ショットキーダイオードを 30 種々な形態で構成することができる。以下、ショットキ ーダイオードの構成例を説明する。

【0027】第1構成例(図3(A)参照)

この構成例においては、ショットキーダイオードを抵抗 領域を形成する島領域の外に形成している。この図にお いて、21,23は島領域、22は抵抗領域、24,2 5,26は配線層、27,28,29,30はコンタク トホールである。

【0028】この拡散抵抗は、島領域21に形成された 抵抗領域22の両端に配線層24と25がコンタクトホ 40 ール27,28によって接続されて抵抗素子を構成し、 配線層25が島領域21の外に延びて、他の島領域23 に形成されたショットキーダイオードとコンタクトホー ル29によって接続されている。他の島領域にコンタク トホール30によって接続されている配線層26は島領 域21に接続されている。

【0029】第2構成例(図3(B), (C)参照) 図3 (B) は平面図、図3 (C) はその断面図である。 この図において、31は半導体基板、32はエピタキシ ャル成長層、33は素子間分離領域、34は島領域、350

5は抵抗領域、36はショットキーダイオード、37は 絶縁膜、38,39,40はコンタクトホール、41, 42は配線層である。

【0030】この構成例においては、半導体基板31の 上にエピタキシャル成長層32が形成され、素子間分離 領域33によって島領域34が画定され、この島領域3 4に抵抗領域35が形成されている。

【0031】そして、その上に絶縁膜37が形成され、 そのコンタクトホール38と39を通して配線層41と 【0023】そして、図1(A)のように、p型抵抗領 10 42が接続されている。また、配線層42の一部が絶縁 膜37のコンタクトホール40を通して島領域34の表 面と接触してその間にショットキーダイオード36が形 成されている。この構成例によると、レイアウト的に小 面積でショットキーダイオード36を実現することが可 能である。

> 【0032】第3構成例(図3(D), (E)参照) 先の第2構成例のような構造のショットキーダイオード においては、逆バイアスされたときにそのエッジ部分で リーク電流を生じやすい。そこで、ショットキーダイオ することが考えられる。この構成例においては、配線層 を利用してショットキーダイオードにガードリングを形 成している。

> 【0033】図3 (D) は一部の平面図、図3 (E) は その断面図である。この図において、43は半導体基 板、44はエピタキシャル成長層、45は素子間分離領 域、46は島領域、47は抵抗領域、48はショットキ ーダイオード、49はガードリング、50は絶縁膜、5 1,52はコンタクトホール、53は配線層である。

> 【0034】この構成例においては、半導体基板43の 上にエピタキシャル成長層44が形成され、素子間分離 領域45によって島領域46が画定され、この島領域4 6に抵抗領域47が形成されている。

【0035】そして、その上に絶縁膜50が形成され、 そのコンタクトホール51を通して配線層53が接続さ れている。また、この配線層53は絶縁膜50のコンタ クトホール52を通して島領域46の上面と接触してシ ョットキーダイオード48が形成されているが、このシ ョットキーダイオード48の周囲にはp型のガードリン グ49が形成されており、ショットキーダイオード48 に逆パイアスがかかった時に生じるリーク電流を低減す

【0036】なお、前記の図1(A)においては、抵抗 領域の両端にショットキーダイオードを接続して、この 抵抗領域のいずれの端部に高電圧が入力しても、寄生ト ランジスタが動作状態になるのを防いでいるが、入力信 号がかかる場所が回路構成から予測できる場合は、その 場所と島領域との間に1個のショットキーダイオードを 接続することによって所期の目的を達成することができ

【0037】 (第2実施例) 図1 (B) は、第2実施例 の拡散抵抗の構成説明図である。この実施例の拡散抵抗 においては、p型半導体基板1の上にn型エピタキシャ ル成長層2を形成し、表面から選択的にp型不純物を拡 散してp型素子分離領域3を形成して抵抗素子等の受動 素子、トランジスタ等の能動素子等を形成するためのn 型島領域4を画定し、このn型島領域4にp型不純物を 導入することによってp型抵抗領域5を形成し、n型島・ 領域4の一部にn型不純物を導入することによってn+ コンタクト領域6を形成し、その上に絶縁膜7を形成し 10 た後、この絶縁膜7のp型抵抗領域5の両端に相当する 部分およびn型島領域4に相当する部分にコンタクトホ ール8,9,10を形成し、これらのコンタクトホール を介して電極11,12,13を形成し、n型島領域4 に形成された電極11,13の間で抵抗素子を形成し、 コンタクトホール10に形成した電極13を容量16を 介してGNDに接続している。

【0038】このようにすると、p型拡散抵抗に大振幅の信号が印加されても、n型島領域4の電圧が、入力信号の最高電位から寄生トランジスタのベースエミッタ間 20電圧V<sub>BL</sub>だけ低い値にピークホールドされるため、寄生トランジスタを動作させることがなく、この抵抗を含む半導体回路の誤動作を防ぐことができる。

【0039】図4(A),(B)は、第2実施例の動作原理説明図である。この図において使用した符号は図1において同符号を付して説明したものと同じである。

【0040】この実施例の拡散抵抗は、図1(B)によって説明したように、p型半導体基板1の上に形成されたn型エピタキシャル成長層2にp型素子分離領域3を形成してn型島領域4を形成し、このn型島領域4にp 30型不純物を導入してp型抵抗領域5を形成している。

【0041】そして、図1(B)のように、n型島領域4を容量16によってGNDに接続すると、等価的には、図4(A)に示すように、p型抵抗領域5をエミッタEとし、n型島領域4をベースBとし、p型半導体基板1をコレクタCとする寄生トランジスタのベースBとコレクタCの間に容量Caが接続されることになる。

【0042】したがって、図4(B)に示されるように、p型抵抗領域5である寄生トランジスタのエミッタ Eに正の高電圧の入力信号が加わっても、n型島領域440とp型半導体基板1の間の電圧が、寄生トランジスタの最高電位からVBEだけ下がった所にピークホールドされるため、寄生pnpトランジスタは動作せず、拡散抵抗

を設計通りの抵抗値に維持することができる。

【0043】この容量については入力信号の振幅、周波数とICの耐圧、誘電体の物質、厚さ等の容量を形成する上での要因を加味して、集積回路装置内部に形成するか、外付けで対処するかを決定する。この検討の結果、島領域に端子を設けて容量を外付けすることが必要な場合も生じるが、集積回路内部に誘電体膜を形成し、これを挟んで導電体層を形成して容量を構成することもあり、接合容量で対処できることもある。

【0044】n型半導体基板を用いp型島領域を形成する場合は、p型島領域を容量を介して負電源に接続することによって、上記と同様の効果を得ることができる。 【0045】

【発明の効果】以上説明したように、本発明によると抵抗領域に集積回路内部の電源電圧よりも大きな信号が入力した場合でも、寄生トランジスタ効果が発生することがなく、設計通りの抵抗値を維持することができ、集積回路全体として確実な動作を実現することができる。

### 【図面の簡単な説明】

20 【図1】(A), (B)は、第1実施例および第2実施 例の拡散抵抗の構成説明図である。

【図2】(A), (B)は、第1実施例の動作原理説明 図である。

【図3】(A)~(E)は、第1実施例におけるショットキーダイオードの構成説明図である。

【図4】(A), (B)は、第2実施例の動作原理説明図である。


【図5】(A), (B)は、従来の拡散抵抗の一例の構成説明図である。


【図6】電話交換機におけるリングトリップ回路説明図である。

### 【符号の説明】

- 1 p型半導体基板
- 2 n型エピタキシャル成長層
- 3 p型素子分離領域
- 4 n型島領域
- 5 p型抵抗領域
- 6 n+ コンタクト領域
- 7 絶縁膜
- 8.9,1 d コンタクトホール
  - 11, 12, 13 電極
  - 14, 15 ショットキーダイオード
  - 16 容量

第1実施例および第2実施例の 拡散抵抗の構成説明図





1:p型半導体基板

7: 絶縁膜

2: ロ型エピタキシャル成長層

8. 9. 10:コンタクトホール

3:p型素子分離領域

11, 12, 13:電極

4:n型島領域


14、15:ショットキーダイオード


5:p型抵抗領域

16:容量


6: n⁺コンタクト 領域


# 第1実施例の動作原理説明図





# 従来の拡散抵抗の一例の構成説明図







[図3]


【図4】

第1実施例における ショットキーダイオードの構成説明図




第2実施例の動作原理説明図





電話交換機におけるリングトリップ回路説明図



フロントページの続き

(72)発明者 渡井 髙広 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内